Przeskocz do nawigacji głównej Przeskocz do wyszukiwania Przeskocz do głównej treści

Speeding up sequential simulated annealing by parallelization

  • Zbigniew J. Czech
  • University of Silesia in Katowice

Wyniki badań: Rozdział w książce/raport/materiał konferencyjnyWkład w konferencjęrecenzja

5 Cytowania z bazy Scopus

Abstrakt

A parallel algorithm of simulated annealing to solve the vehicle routing problem with time windows (VRPTW) is considered. The VRPTW is an NP-hard bicriterion optimization problem in which both the number of vehicles and the total distance traveled by vehicles are minimized. The objective is to establish to what extent the computation time required to solve the VRPTWcan be decreased by a number of co-operating parallel processes with no loss of quality of solutions. The quality of a solution is meant as its proximity to the optimum (or best known) solution. Furthermore, some factors are proposed which allow to rank the VRPTW benchmarking tests according to their difficulties.

Język oryginałuangielski
Tytuł publikacji goszczącejPARELEC 2006 - Proceedings
Podtytuł publikacji goszczącejInternational Symposium on Parallel Computing in Electrical Engineering
Strony349-354
Liczba stron6
Identyfikatory DOI
Status publikacjiOpublikowano - 2006
WydarzenieInternational Symposium on Parallel Computing in Electrical Engineering, PARELEC 2006 - Bialystok, Polska
Czas trwania: 13 wrz 200617 wrz 2006

Seria publikacji

NazwaPARELEC 2006 - Proceedings: International Symposium on Parallel Computing in Electrical Engineering

Konferencja

KonferencjaInternational Symposium on Parallel Computing in Electrical Engineering, PARELEC 2006
Kraj/TerytoriumPolska
MiejscowośćBialystok
Okres13/09/0617/09/06

Obszary tematyczne ASJC Scopus

  • Zastosowania informatyki
  • Inżynieria elektryczna i elektroniczna

Fingerprint

Zanurz się w tematy badawcze publikacji „Speeding up sequential simulated annealing by parallelization”. Razem tworzą niepowtarzalny odcisk palca.

Cytowanie